Pinbelegungen der Chips des C64

Übliche Pins

RES
Setzt Chip in Einschaltzustand zurück
R/W
Low: Schreiboperation, High: Leseoperation auf dem Bus
A0-AXX
Adressleitungen: maximal 16 Bit breit
DB0-DB7
8 Bit breiter Datenbus
CS
Chipselect: Wird dieser Eingang bei einem Peripheriechip auf Low gelegt, geht dieser auf den Bus. Der Chip selbst wertet dabei nur die niederwertigen Bits des Adressbusses aus, die Basisadresse (Beim SID z.B. $D400) wird von einer Logik (PLA) ausgewertet, die dann je nach Adressbereich die jeweiligen Chips mittels Chipselect auf den Bus bringt. Falls der zugewiesene Adressbereich grösser ist als der Chip selbst decodieren kann kommt es zu einer sog. Spiegelung der Register innerhalb dieses Adressbereiches, wie man es auch beim C64 beobachten kann.
Φ2
Systemtakt

Die CPU, 6510/8510

PinFunktionSkizze
Φ1Phi 1 Clock Input. Wird benutzt um Φ2 zu erzeugen dass zur Φ1 um einen halben Takt verschoben ist. Durch den verschobenen Takt können Peripheriechips auf den Bus, während die CPU bereits wieder vom Bus ist.6510
RDYWenn Low: Der Prozessor hält an. Wird benötigt falls andere Devices oder Chips den Bus länger beanspruchen (VIC, oder DMA Pin am expansionport)
IRQInterrupt ReQuest: Wenn Low: JMP($FFFE)
NMINicht Maskierbarer Interrupt: Wenn Low: JMP($FFFC)
AECAdress Enable Control: Wenn Low: Andere Chips können den Adressbus benutzen
P0-P5Prozessorports, steuerbar über $0000 und $0001. Wird genutzt zur Datasettenansteuerung und zum ein-/ausblenden der ROM-Bereiche.
$0000: Data Direction Register
$0001: Portbits
Φ2Phi 2 Clock Output. Systemtakt für Peripheriechips.

Der SID, 6581/8580

PinFunktionSkizze
CAP XXAnschlüsse für Kondensatoren: Wird für die Filter benötigt.6581
A.OUTAusgang des Audiosignals, läuft über einen Transistor nach Pin 3 der Audio-/Videobuchse.
POT X/YEingang Analog Digitalwandler. Sind mit dem Joystickport 2 Verbunden und dient zum Auslesen von Paddles oder Maus.
EXT INEingang für Externes Audiosignal (Audio-/Videobuchse Pin 5)

Der CIA, 6526

PinFunktionSkizze
PA0-PA78 I/O Ports, werden durch ein DataDirectionRegister und ein StatusRegister aus jeweils 8 Bit gesteuert6526
PB0-PB7Wie PA0-PA7
PCPort Control: Wenn Low: Daten liegen am I/O Port an
TODTime of Day: Taktfrequenz für die interne Echtzeituhr Uhr des CIA. In PAL Ländern 50 Hz aus den 9V des Netzteils, bei NTSC 60Hz.
CNTCounter Eingang: Takteingang für die seriellen Schieberegister. In Verbindung mit dem Timer können aber auch Impulse gezählt werden.
SPSerial Port. Bidirektionale Schieberegister
RS0-RS3RegisterSelect: Entspricht A0 - A3
FLAGHandshakingeingang zur Signalisierung bei Übertragungen, z.B. Acknowledge
IRQVerbunden mit dem IRQ Eingang der CPU (CIA1: IRQ, CIA2: NMI). Verschiedenste Ereignisse des CIA können einen IRQ auslösen, siehe Registerbeschreibungen.

Der VIC, 6567/9 8562/65

PinFunktionSkizze
LPEingang LightPen6567
BAWenn Low: CPU wartet nach dem nächsten Lesezyklus
VDDReferenzspannung: 6567/69: 12V+ 8562/65: 5V+
COLORFarbsignal: Pin 8 Audio-/Videobuchse
S/LUMLuminanz + Synchronisation: Pin 1 Audio-/Videobuchse
AECAdress Enable Control: Mit AEC von CPU verbunden. Wenn Low: CPU wird vom Bus getrennt und VIC übernimmt die Kontrolle über den Bus.
Φ0Taktsignal für den Systemtakt. Führt zu Φ1 am 6510
RASRowAddressSelect
CASColumAddressSelect
Φ inDot Clock: 7.88 MHz bei Pal. Pro Takt wird ein Pixel dargestellt -> 8x Systemtakt
Φ clColor Clock: 17.73 MHz bei PAL. Dient zur Erzeugung des COLOR Signals.
D8-D11Datenbus für ColorRAM ($D800) 4 Bit breit, da nur 4 Bit relevant